扫频技术是电子测量中的一种重要技术，广泛用于调频放大器、宽频带放大器、各种滤波器、鉴相器以及其他有源或无源网络的频率特性的测量。扫频信号源是整个测量系统设计的关键环节之一，随着被测量的频率和精度要求的不断提高，由传统的晶体振荡器设计的扫频信号源已不能满足要求。因此，近年来出现一种直接数字频率合成技术(DDS)，它采用数字电路合成所需波形，具有精度高、产生信号信噪性能好、频率分辨率高、转换速度快等优点。本文设计的扫频信号源是基于DDS技术，并在Altera公司的EP2C20上实现逻辑综合、布局布线、时序仿真及功能验证。DDS电路、扫频信号的控制及显示电路均集成在FPGA中实现了片内集成，不仅减小了电路尺寸，而且还增强了抗干扰性，使可靠性得到了进一步的提高。该扫频信号源克服了传统扫频信号源电路复杂、价格昂贵、体积庞大等缺点，具有扫频和点频两种频率输出方式及测频、扫速控制等功能。
1 扫频技术的原理
将正弦信号加入线性时不变系统，其稳态响应是与输入信号相同频率的正弦量，但它的幅值和相位则决定于具体系统的动态特性。为此，就需要分析在正弦信号作用下，一定频率范围内系统的输出量和输入量的幅值比和相位的变化规律，即系统的频率特性。一个系统输出量与输入量之比称为频率响应函数。即：
其中，频率响应的模A(ω)=∣H(ω)∣是表征输出与输入的幅度之比，称为系统的幅频特性。频率响应的相位φ(ω)= ∠H(ω)是表征输出与输入的相位之差，称为系统的相频特性。
为了测量系统的频率响应，可以对系统采用逐点扫描的方法，也可以采用扫频的方法。采用扫频的方法通常需要利用扫频信号发生器产生一定频率范围的扫频信号，并将这一信号加到被测系统的输入端。同时，测出该系统对应的扫频输出。则测出的输出信号与对应的输入信号幅度之比就是系统的幅频特性。输出信号与对应的输入信号的相位之差就是系统的相频特性。
2 基于DDS技术扫频信号源的设计与实现
2.1 DDS扫频信号源系统组成原理
扫频信号源是扫频仪的重要组成部分，用于产生测试的正弦扫频信号。其输出的扫频信号应是等幅的，扫频范围应是可调的，扫频规律可以是线性扫频或对数扫频。本系统以FPGA为平台，运用DDS技术实现扫频信号源。与传统的频率合成器相比，DDS是实现电子设备全数字化的一个关键技术。DDS中主要包括频率控制寄存器、相位累加器和正弦计算器3部分。其中，频率控制寄存器用来装载并寄存用户输入的频率控制字。相位累加器则根据频率控制字在每个时钟周期内进行相位累加，得到正弦波的相位值；正弦计算器则计算数字化正弦波的幅度。DDS输出的一般是数字化的正弦波，因此还需经过D／A转换器和低通滤波器才能得到一个可用的模拟信号。
本文设计的以FPGA为实现平台的DDS扫频信号源原理图如图1所示，DDS所产生的是固定频率的信号，其频率控制字FSW与输出信号，fout和参考频率的fc之间的关系为：
扫频信号源只需在DDS原理图的基础上增加频率累加器，每来一个时钟脉冲，频率累加器根据起始频率和频率增量产生瞬时频率，然后经过相位累加器运算输出扫频信号的瞬时相位，以此相位值寻址正弦值存储表，通过查表得到与相位值对应的幅度量化值；在下个周期来临时，频率累加器一方面将在上一个时钟周期作用后所产生的新的频率数据反馈到频率加法器的输入端，以使频率加法器继续累加，频率累加的瞬时值与上一个周期相位累加器反馈到相位加法器输入端的数据累加，然后再依此周期累加的相位值重新寻址正弦值存储表，得到对应的幅度量化值。
扫频信号源频率分辨率fstep直接取决于DDS的频率最小分辨率△fmin计算公式如下：
扫频信号源需要给定起始频率，fstart终止频率fstop和每个周期的频率增量△f，扫频信号源的起始频率控制字start_fsw、终止频率控制字stop_fsw和频率增量控制字inc_fsw分别为：
2.2 相位累加器的设计
相位累加器由加法器和寄存器构成。加法器完成加法，寄存器将加法器的结果加以保存作为下一次相加用，周而复始直到加法器出现溢出。
在研究过程中，取相位累加器的输出位数是32位，而对于“一次多位”的加法器来讲，最长的延迟来自进位的脉冲通过所有阶段的时候。目前已经采取了许多技术来缩短这一进位延迟，由于在老一代FPGA中没有提供内部快速进位逻辑，可以通过跳跃进位、先行进位和进位选择加法器来提高加法运算的速度，但是在现代FPGA系列中都具有特别快的“脉冲进位逻辑”，所以本设计采用进位流水线技术，这样不但提高了累加器的运算速度，而且降低了设计复杂度。流水线技术是将一个算术操作分解成一些基本操作以达到提高工作速度的一种技术，因此流水线加法器可以作为提高加法器速度的首选。本设计将32位累加器分成4条流水线，每条流水线完成8位的加法运算，流水线的进位进行级联。采用流水线结构可以提高器件的运算速度。
由于频率控制字只在频率控制字更新后的前4个周期变化，以后各个周期不再变化。基于这种情况，可以对累加器进行改进，从而节省部分存储器。改进的流水线的结构图及在FPGA中综合结果如图2所示。
当频率控制字开始变化时，DDS控制器发送控制信号Start，开始输出控制信号，第一个时钟上升沿到来，将clk1置高，频率控制字FSW的低8位写入第一级流水线的寄存器，第二个时钟上升沿到来，写入FSW的次低8位，以此类推，第四个时钟周期上升沿到来，完成数据输入。在以后的周期内，这些数据将保持不变，直至下一次数据刷新。所以，此流水线设计不仅提高了速度，而且相对减少了寄存器的数量。在EP2C20中实现累加器，采用流水线累加器与传统的累加器速度和资源比较如表1所示。
仿真结果表明，采用进位级联的流水线技术，既能保证较高的资源利用率，又大幅度提高了系统性能和速度。
