ADSL收发器片上系统芯片的设计与实现

相关专题: 芯片

非对称数字用户环路(ADSL)是目前宽带接入网技术中最具有前景及竞争力的一种[1]。虽然欧美一些先进国家在ADSL示范网上取得了成功,但在当前 Internet的应用环境中,要广泛应用ADSL还有阻力。主要原因是ADSL系统技术较为复杂,采用集成电路(IC)设计方法,通过印刷电路板(PCB)来将多芯片集成为系统,系统实际性能并不理想,同时使得ADSL设备制作成本较高,因此难以推广使用。采用片上系统设计方法[2][3][4] 把各个子系统有机地集成到一个芯片上去,可以很好地克服多芯片集成系统所引起的系统性能问题,使ADSL真正成为一种高速、低成本的Internet高速接入技术。本文介绍ADSL收发器片上系统芯片设计,给出了硬件实现的具体描述。

1 ADSL收发器片上系统芯片总体设计

设计的片上系统(System on a Chip)芯片如图1所示。其中存储器核采用NMI Electronics存储器核,PCI采用Eureka Technology的PCI核,DSP核选用某公司的DSP核,DSP算法自主设计开发。MCU核完成与DSP核、ATM成帧器核及各种接口的通信、控制、管理功能,包括PCI总线接口、USB接口、10BASE-T接口及内部总线的协调控制工作,通过专用逻辑模块来完成;DSP核致力于完成收发器设备中各种核心算法,包括ADSL子信道划分算法、DMT(离散多音频调制)子信道比特分配算法、功率调整、非线性回波抵消算法、自适应均衡算法等;模拟前端 AFE核完成A/D、D/A转换、线路驱动及分离器功能;ATM成帧器核完成ATM帧头定位及成帧功能,其中的逻辑电路完成CRC编解码、扰码与解码、 RS编解码、交织与解交织和TCM编解码;通过模式选择本设计可以工作于ATM和STM两种模式下;本芯片还提供了控制通道(RS232接口),实现对系统的管理、监视和调试功能。设计特点:(1)模拟前端核与其他核集成在一起,避免了线性驱动器件中常见的四个电源至少需要三个的情况,实现了高效率、低功耗的设计。(2)可在局端DSL接入复用器中直接当作线卡来用,以提供高速因特网接入服务。(3)支持所有最新的ADSL标准,包括ANSI T1.413Issue 2、ITU G.992.1和ITU G.992.2。它还提供了G.Lite运作所需要的低开销、快速启动和再训练功能。(4)通过控制口提供配置和控制ADSL线的所有功能,减轻主机控制器的管理负担。

2 芯片中的典型电路设计与实现

2.1 ATM成帧器设计

ATM 成帧器完成用户数据接口功能。用户数据接口将接收的Utopia接口或者STM接口数据分为快速Utopia接口或者STM接口。用户数据接口分为接收方向和发送方向两个部分,发送方向是由芯片外向芯片内,所处理数据包括ATM数据(utopia接口)、STM数据,将其组成为ADSL超帧,并分为交织通道和快速通道;接收方向是将交织通道和快速通道 的数据通过解帧等变换发送出去,也分为utopia接口数据、STM数据。其大致的结构如图2所示。

STM接口在发送方向包括STM_Data和STM_CLK两种信号,在接收方向包括STM_Data和STM_CLK两种信号。在发送方向,STM信号经过并串转换后,以串行方式进行传送,SLT_Data0传送偶数比特,SLT_Data1传送奇数比特,然后在通道分类中根据外部微处理器的配置(通过控制接口)将数据送入fast通道或者interleave通道。在接收方向,从fast通道和interleave通道中来的数据在通道合并中合并为串行数据,SLR_Data0传送偶数比特,SLR_Data1传送奇数比特,再经过串并转换送到STM接口中。其中,超帧指标模块主要产生指示超帧的信号(包括接收和发送方向),VAL和REQ是字节数据有效信号,Frame信号是数据超帧开始信号,CLK信号是超帧时钟。根据Utopia协议可以知道, Utopia接口每个字节数据都是由一个时钟周期来传送的,所以传送一个信元可以用53个时钟周期。在发送方向和接收方向的同步时钟信号都是由ATM层发出的,可以把他们看成是异步时钟。从Utopia接口进入芯片的数据首先通过地址译码,选择发送的端口地址,然后由发送控制器控制从Utopia接口来的数据,将它们存入发送缓冲,然后到信元速率接口控制器。信元速率控制器模块的功能为:当ATM层发送的信元速率小于ADSL的下行传送数据速率时,信元速率控制器就插入一些空信元来使两乾的数据速率匹配。HEC生成模块的功能:处理信元的HEC,提高出现滑码时的信元定界能力。在处理信元在接收误码计数器中记录下来,用于以后的性能监测中。信元加扰模块的功能:防止在信元负荷中出现与HEC相同的情况。帧适配模块的功能:将信元数据流整理成适于ADSL超帧数据结构。一方面实现同步,在ADSL中可以通过填充字节LEX、AEX来实现。如果发送时钟稍快一点,将把固定的字节数用完,这时可以用LEX、 AEX来传送数据。如果发送时钟稍慢一点,固定的字节数将不会被用完,这时候可以不用信号(ib)来表示,由外部微处理器来处理。帧适配模块的另一方面功能是可以提取aoc、eoc、ib等子节。并串转换模块的功能:将数据流进行并串转换后送入通道分类模块。通道分类模块的功能:将奇数和偶数的串行数据流合并成一列数据流,根据Utopia接口的TxAdd信号或者外部微处理器的配置(控制接口中的寄存器)送入fast通道或者interleave通道。需要指出的是接收方向与发送方向数据流向相反,不再解释。
2.2 数字接口设计

根据ADSL协议要求,数字接口主要将信道中的快速和交织的数据经过扰码、FEC编码后形成可以传送的数据。大致框图如图3所示。

在发送方向,从用户数据接口来的fast(快车)通道和interleave(交织)通道的数据先分别进行CRC校验,然后进入解帧模块,在这个模块中,将超帧分解为一个一个的数据帧,存入缓冲中。然后对fast和interleave数据分别进行加扰,这种加扰是对每个数据帧进行加扰,加扰后的数据进入 RS编程模块,之后进入发送FIFO。对于Interleave数据,从发送FIFO出来以后就进行交织处理,然后将两种数据进行比较分配,对每个子信道分配一定的比特数,这可以参考比持分配表格(在初始化时计算出来,存放在缓存之中)。

在接收方向,从DMT调制模块来的数据进入比特解配,对Interleave数据再经过de_interleave模块之后进入接收FIFO,然后进入 RS解码模块,当发现错误时,将误码计数器加1,计数结果将用于性能。从RS解码出来的数据经过解扰后,送入组帧模块,在个模块中,将各个数据帧组合成超帧,然后将数据进行CRC校验,最后送到用户数据接口。

 

作者:吴国伟 司锡才 杨莘元 栾心芙 李建宇   来源:电子技术应用

我推荐大家读

轻松参与

VS

表达立场

这是垃圾文章


微信扫描分享本文到朋友圈
扫码关注5G通信官方公众号,免费领取以下5G精品资料
  • 1、回复“YD5GAI”免费领取《中国移动:5G网络AI应用典型场景技术解决方案白皮书
  • 2、回复“5G6G”免费领取《5G_6G毫米波测试技术白皮书-2022_03-21
  • 3、回复“YD6G”免费领取《中国移动:6G至简无线接入网白皮书
  • 4、回复“LTBPS”免费领取《《中国联通5G终端白皮书》
  • 5、回复“ZGDX”免费领取《中国电信5GNTN技术白皮书
  • 6、回复“TXSB”免费领取《通信设备安装工程施工工艺图解
  • 7、回复“YDSL”免费领取《中国移动算力并网白皮书
  • 8、回复“5GX3”免费领取《R1623501-g605G的系统架构1
  • 本周热点本月热点

     

      最热通信招聘

      最新招聘信息

    最新技术文章

    最新论坛贴子