一种高速CCD数据采集系统的设计

相关专题: 芯片

1引 言

随着数字技术的进步与发展,对于数据传输的高速率性和时实性提出了很高的要求,IEEE1394协议的出现,很好地解决了该问题。IEEE1394又名FireWire,是一种高速串行总线,已经发展了IEEE1394b提供最高达3.2 Gb/s的速率,并将传输距离扩展到100 m。由此可以断定1394必然成为未来的“标准”串行总线。

IEEE1394支持2类事务:等时传输和异步传输。

异步传输(asynchronous transactions)保证数据传输的正确性,但是不保证数据传输的时实性,主要用来传输控制信息和一些对数据的正确性要求很高的数据。一个异步传输由4部分组成:请求数据包、请求确认数据包、响应数据包和响应确认数据包。确认数据包是和请求数据包、响应数据包同步的,当请求数据包和响应数据包发送之后立即就是确认数据包。

异步传输不占据固定的带宽,但能保证节点获得时间上的公平访问,每一个执行异步传输的节点都能在单一的间隔内准确地访问总线。

等时传输(isochronous transactions)对于数据传输的时实性要求很高,而对于数据传输的正确性要求相对较低。等时传输通过一个与等时传输关联的信道号码确定设备,其以固定的时间间隔(125μs)发送数据,所以必须分配固定的总线带宽,有着高于异步传输的优先级,等时传输可用的最大带宽是整个带宽的80%。

根据协议的结构可以将1394协议分成事务层、链路层、物理层、总线管理层。链路层和物理层目前已经由硬件芯片实现。本设计主要针对芯片的应用,因此对协议本身不做太多介绍和研究。

2采集系统硬件设计

根据硬件的特点,设计了基于T1芯片组和FPGA的CCD相机采集系统。系统结构如图1所示。

FPGA选用Altera公司的Cyclone系列器件EP1C6T144C8,可以为CCD相机提供工作所需的驱动时序,同时接收经过A/D转换的CCD输出图像数据。

这里主要介绍1394接口的数据采集,FPGA内部的CCD驱动逻辑暂时不介绍。本设计用于大量的数据的传输,因此使用TSB12LV32的DM端口来输入和输出数据。FPGA与TSB12LV32的DM端口的逻辑电路如图2所示。

来源:维库开发网


微信扫描分享本文到朋友圈
扫码关注5G通信官方公众号,免费领取以下5G精品资料
  • 1、回复“YD5GAI”免费领取《中国移动:5G网络AI应用典型场景技术解决方案白皮书
  • 2、回复“5G6G”免费领取《5G_6G毫米波测试技术白皮书-2022_03-21
  • 3、回复“YD6G”免费领取《中国移动:6G至简无线接入网白皮书
  • 4、回复“LTBPS”免费领取《《中国联通5G终端白皮书》
  • 5、回复“ZGDX”免费领取《中国电信5GNTN技术白皮书
  • 6、回复“TXSB”免费领取《通信设备安装工程施工工艺图解
  • 7、回复“YDSL”免费领取《中国移动算力并网白皮书
  • 8、回复“5GX3”免费领取《R1623501-g605G的系统架构1
  • 本周热点本月热点

     

      最热通信招聘

      最新招聘信息

    最新技术文章

    最新论坛贴子